ทําไมฉันถึงเห็นการละเมิดเวลาใน F-Tile Reference and System PLL Clocks Intel FPGA IP เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 ในอุปกรณ์ Intel Agilex® 7

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 ของนาฬิกา F-Tile Reference and System PLL Intel® FPGA IP สําหรับอุปกรณ์ Intel Agilex® 7 คุณอาจเห็นการละเมิดเวลาคล้ายกับสิ่งต่อไปนี้

Slack -2.925

จากโหนด pll|systemclk_f_0|x_sip|d_cnoc_0_count[5]

ไปที่โหนด pll|systemclk_f_0|x_sip|d_refclk_0_count[2]

เปิดใช้ altera_int_osc_clk นาฬิกา

top_auto_tiles นาฬิกาแลตช์|z1577b_x5_y0_n0|hdpldadapt_rx_chnl_21~maib_ss_lib/s0_170_1__core_periphery__data_to_core[63]

ความสัมพันธ์ 0.800

เอียงนาฬิกา -2.673

การหน่วงเวลาข้อมูล 1.027

การละเมิดเวลาอาจเกิดขึ้นเมื่อเลิกใช้ตัวเลือก "Refclk #i ใช้งานอยู่และหลังจากการกําหนดค่าอุปกรณ์" บนนาฬิกา F-Tile Reference and System PLL Intel® FPGA IP

มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับ Intel® Quartus® Prime Pro Edition Software เวอร์ชัน 23.2 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.17 จากลิงค์ต่อไปนี้:

• Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition v23.2 Patch 0.17 สําหรับ Windows (.exe)
• ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.2 Patch 0.17 สําหรับ Linux (.run)
• Readme สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.2 Patch 0.17 (.txt)

ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus Prime Pro Edition เวอร์ชันในอนาคต