ID บทความ: 000095989 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 11/10/2023

"ข้อผิดพลาด (10228): ข้อผิดพลาด Verilog HDL ที่ altpcie_a10_hip_pipen1b_<ip_module_name>.v(4823): ไม่สามารถประกาศโมดูล "ip_module_name" ได้มากกว่าหนึ่งครั้งเมื่อกําหนด PCIe Hard IP ให้มากกว่า 1"</ip_module_name>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Standard Edition เวอร์ชัน 21.1 เป็นต้นไป ข้อผิดพลาดต่อไปนี้จะเกิดขึ้นระหว่างการวิเคราะห์และการสังเคราะห์เมื่อ Intel® Arria® 10 Avalon®อินเทอร์เฟซการสตรีมสําหรับ PCI Express* IP หรือ Intel® Arria® 10 Avalon®อินเทอร์เฟซหน่วยความจําที่แมปสําหรับ PCI Express* IP ถูกนําไปใช้มากกว่า 1

    • ข้อผิดพลาด (10228): ข้อผิดพลาด Verilog HDL ที่ altpcie_a10_hip_pipen1b_<ip_module_name>.v(4823): ไม่สามารถประกาศโมดูล "ip_module_name" ได้มากกว่าหนึ่งครั้งเมื่อ PCIe Hard IP กําหนดให้มากกว่า 1
    ความละเอียด

    ข้อผิดพลาดนี้เกิดจากพินอินพุต:perst เชื่อมต่อกับอินสแตนซ์ PCIe ที่นําไปสู่อินสแตนซ์ เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ พินอินพุต: Perst ควรเชื่อมต่อกับอินสแตนซ์ PCIe เพียงอินสแตนซ์เดียว แก้ไข testing_top.v โดยการเพิ่มพินอินพุตใหม่:perst1 และเชื่อมต่อกับอินสแตนซ์ PCIe อื่น

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขใน Intel® Quartus®ซอฟต์แวร์ Prime Standard Edition เวอร์ชัน 23.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้