ทําไม F-Tile Ethernet Intel® FPGA Hard IP ล้มเหลว Intel® Quartus® Prime Pro Edition - รองรับขั้นตอนการสร้างลอจิกเมื่ออัปเกรดการออกแบบจากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.1 เป็นเวอร์ชัน 23.2 ในระบบปฏิบัติการ Windows*

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 การอัปเกรดการออกแบบเวอร์ชัน 23.1 ที่รวม Intel® FPGA Hard IP อีเธอร์เน็ต F-Tile ที่มีการตั้งค่าพารามิเตอร์ GUI "ใช้ source address insertion" จะทําให้เกิดความล้มเหลว "สนับสนุนการสร้างลอจิก" ในระบบปฏิบัติการ Windows*

หากต้องการหลีกเลี่ยงปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 ให้ทําตามขั้นตอนต่อไปนี้:

1. ในโปรเจ็ค 23.1 ของคุณ ให้หา พารามิเตอร์ "bb_f_ehip_mac_txmac_saddr" ใน ชื่อตัวแปร <ethernet>/synth/<ethernet_variant_name>.v
2. ในโปรเจ็ค 23.2 ของคุณ ให้หา พารามิเตอร์ "bb_f_ehip_mac_txmac_saddr" ใน ชื่อตัวแปร <ethernet>/synth/<ethernet_variant_name>.v
3. คัดลอกค่าพารามิเตอร์ 23.1 "bb_f_ehip_mac_txmac_saddr" ลงในค่าของพารามิเตอร์ 23.2 "bb_f_ehip_mac_txmac_saddr"
4. บันทึกชื่อตัวแปร 23.2 <ethernet>/synth/<ethernet_variant_name>.v ไฟล์
5. คอมไพล์ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 อีกครั้ง

หรือสร้างความสะอาดจากเวอร์ชันรอยขีดข่วนของ Intel® FPGA Hard IP อีเธอร์เน็ต F-Tile ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2

ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition