ทําไมฉันถึงเห็นข้อผิดพลาดความแม่นยําของเอาต์พุต PPS ที่สูงกว่า 2ns เมื่อใช้ Ethernet IEEE 1588 Time of Day Clock Intel® FPGA IP ในโหมดความแม่นยําขั้นสูง

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.3, Ethernet IEEE 1588 Time of Day Clock Intel® FPGA IP อาจสังเกตเห็นข้อผิดพลาดความแม่นยํา 2ns ที่คาดหวังสําหรับเอาต์พุต pps_pulse_per_second ในโหมดความแม่นยําขั้นสูงเมื่อความถี่ที่เลือกของนาฬิกาสแกน IOPLL มากกว่า 1/2 ของความถี่ของนาฬิกาช่วงเวลา สําหรับนาฬิกาสแกน 100MHz คุณอาจสังเกตเห็นปัญหาเกี่ยวกับความถี่นาฬิกาประจําช่วงที่ต่ํากว่า 200MHz โหมดความแม่นยําพื้นฐานไม่ได้ได้รับผลกระทบจากปัญหานี้

เพื่อหลีกเลี่ยงปัญหานี้ โปรดระบุความถี่ของนาฬิกาสแกนให้กับความถี่นาฬิกาของช่วงครึ่งหนึ่งหรือน้อยกว่า

สําหรับนาฬิกาช่วง 156.25 MHz เลือกนาฬิกาสแกนที่มีความถี่ 78.125MHz หรือต่ํากว่า

สําหรับนาฬิกาช่วง 125 MHz เลือกนาฬิกาสแกนที่มีความถี่ 62.5MHz หรือต่ํากว่า

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3