ID บทความ: 000095892 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 10/10/2023

มีปัญหาในคู่มือผู้ใช้ ASMI Parallel II Intel® FPGA IP หรือไม่

สิ่งแวดล้อม

    ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีชื่อพอร์ตที่ไม่ถูกต้อง หมายเหตุที่ไม่ถูกต้องและพอร์ตที่มองไม่เห็นบางพอร์ต

(1) มีพอร์ตต่อไปนี้ในรูปที่ 1 และตารางที่ 2:

  • qspi_dataout (รูปที่ 1) , fqspi_dataout (ตารางที่ 2)
  • qspi_dclk
  • qspi_scein
  • avl_csr_addr
  • avl_csr_rddata
  • avl_csr_rddata_valid
  • avl_mem_addr
  • avl_mem_rddata_valid
  • avl_mem_byteenble

แต่นี่มันไม่ถูกต้อง ชื่อพอร์ตที่ถูกต้องมีดังนี้:

  • qspi_pins_data
  • qspi_pins_dclk
  • qspi_pins_ncs
  • avl_csr_address
  • avl_csr_readdata
  • avl_csr_readdatavalid
  • avl_mem_address
  • avl_mem_readdatavalid
  • avl_mem_byteenable

(2) มีหมายเหตุ 3 สําหรับอินเตอร์เฟซ Conduit ในตารางที่ 2 ซึ่งระบุว่า "พร้อมใช้งานเมื่อคุณเปิดใช้งานพารามิเตอร์อินเทอร์เฟซอนุกรมที่ใช้งานเฉพาะ"
แต่มันก็ไม่ถูกต้อง คําอธิบายที่ถูกต้องคือ "พร้อมใช้งานเมื่อคุณเปิดใช้งานพารามิเตอร์อินเทอร์เฟซพิน SPI"

(3) พอร์ตในตารางที่ 2 หายไปดังต่อไปนี้:

สัญญาณความกว้างทิศ ทางคำ อธิบาย
atom_ports_dclk1ผลลัพธ์เชื่อมต่อกับ DCLK ของ ASMI Block
atom_ports_ncs 1 ~ 3ผลลัพธ์เชื่อมต่อ sce ของ ASMI Block
atom_ports_oe1ผลลัพธ์เชื่อมต่อกับ oe ของบล็อก ASMI
atom_ports_dataout 4ผลลัพธ์atom_ports_dataout เอาต์พุตข้อมูลไปยังพินข้อมูล AS ผ่านทาง ASMI Block

สําหรับ Intel® Arria® 10, Intel® Cyclone® 10 GX, Arria® V, Arria® V GZ, Cyclone® V และ Stratix® V จะเชื่อมต่อ atom_ports_dataout[0:3] กับ data0out, data1out, data2out, data3out ของ ASMI Block

สําหรับ Intel® Cyclone® 10 LP, Cyclone®IV GX, Cyclone®IV E, Stratix® IV, Arria® II, Arria® II GZ, เชื่อมต่อ atom_ports_dataout[0] เข้ากับ sdoin ของ ASMI Block
atom_ports_dataoe4ผลลัพธ์เชื่อมต่อ atom_ports_dataoe[0:3] กับ data0oe, data1oe, data2oe, data3oe ของบล็อก ASMI
atom_ports_datain4อินพุตatom_ports_datain จะได้รับข้อมูลจากพินข้อมูล AS ผ่านทาง ASMI Block

สําหรับ Intel® Arria® 10, Cyclone®10 GX, Arria® V, Arria® V GZ, Cyclone® V และ Stratix® V จะเชื่อมต่อ atom_ports_datain[0:3] กับ data0in, data1in, data2in, data3in ของ ASMI Block

สําหรับ Intel® Cyclone® 10 LP, Cyclone® IV GX, Cyclone® IV E, Stratix® IV, Arria® II, Arria® II GZ, เชื่อมต่อ atom_ports_datain[1] กับ Data0out ของ ASMI Block
ความละเอียด

พอร์ตเหล่านี้จะพร้อมใช้งานเมื่อคุณเปิดใช้งานพารามิเตอร์อินเทอร์เฟซอนุกรมที่ใช้งานอยู่เฉพาะ

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 8 ผลิตภัณฑ์

Arria® V FPGA และ SoC FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
Cyclone® IV FPGA
Cyclone® V FPGA และ SoC FPGA
Intel® Cyclone® 10 FPGA
Intel® MAX® 10 FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้