คำอธิบาย
เนื่องจากปัญหาใน F-Tile Triple-Speed Ethernet FPGA ตัวอย่างการออกแบบ IP การคอมไพล์และเวลาล้มเหลวในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2
ความละเอียด
เพื่อแก้ไขปัญหานี้ โปรดดาวน์โหลด altera-eth-tse-hw.zip ที่แนบมา
และทําตามขั้นตอนด้านล่าง:
1: แตก altera_eth_tse_hw.zip ไปยังโฟลเดอร์ altera_eth_tse_hw
2: คัดลอกไฟล์ 3 เหล่านี้จากโฟลเดอร์ altera_eth_tse_hw ไปยังโฟลเดอร์ <design_example_dir>/hardware_test_design
3: ซอฟต์แวร์ Open Quartus® Prime Pro Edition เวอร์ชัน 23.2 เปิดโครงการและเลือก<design_example_dir>/hardware_test_design/altera_eth_tse_hw.qpf
4: บนเมนูการประมวลผล ให้คลิก เริ่มการคอมไพล์
ปัญหานี้ได้รับการแก้ไขโดยเริ่มด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3