คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition คุณอาจเห็นข้อผิดพลาดภายในนี้ระหว่างขั้นตอน fitter ของการคอมไพล์ของคุณ ข้อผิดพลาดเกิดขึ้นเมื่อไม่มีการเชื่อมต่อพินเอาต์พุต tx_out_n ของ FPGA IP LVDS SERDES ปัญหานี้มีผลต่อการออกแบบที่กําหนดเป้าหมาย FPGAs Agilex™ 7 M-ซีรีส์ เท่านั้น
ความละเอียด
เพื่อแก้ไขปัญหานี้ ให้ตรวจสอบให้แน่ใจว่าพิน tx_out_n เชื่อมต่อกับคู่พินส่วนต่างเสริมของพิน tx_out_p
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต