ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2 ขึ้นไป คุณอาจเห็นข้อผิดพลาดนี้เมื่อสัญญาณถูกกําหนดเส้นทางโดยใช้ทรัพยากรสัญญาณทั่วโลกเพื่อใช้เป็นอินพุตไปยังซอฟต์ลอจิกที่จําเป็นต้องถ่ายโอนไปยังการกําหนดเส้นทางภายในเครื่อง (เช่น มีการใช้ตัวมัลติเพล็กซ์นาฬิกาใน LUT) ข้อผิดพลาดนี้เกิดขึ้นเฉพาะในอุปกรณ์ Agilex™ 7 FPGA F/I-ซีรีส์
ไม่อนุญาตให้ขับเคลื่อนลอจิกแบบซอฟต์ด้วยสัญญาณที่กําหนดเส้นทางทั่วโลกในพาร์ทิชั่นการกําหนดค่าใหม่บางส่วน (PR)
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้แยกพอร์ตรายการของสัญญาณที่พาร์ติชัน PR ออกเป็นสองพอร์ตเริ่มต้น คือ พอร์ตหนึ่งที่สามารถกําหนดเส้นทางภายในเครื่องและพอร์ตอื่นที่สามารถกําหนดเส้นทางแบบโดยรวมได้
โปรดทราบว่านาฬิกาที่ใช้เพื่อขับเคลื่อน M20K RAM ในภูมิภาค PR จะต้องถูกกําหนดเส้นทางทั่วโลกในอุปกรณ์ FPGA เอฟพีจีเอ Agilex™ 7 F/I ซีรีส์ จึงจะต้องอยู่บนทรัพยากรที่กําหนดเส้นทางทั่วโลก
สถานการณ์นี้ไม่ได้รับอนุญาตในพาร์ติชั่น PR และส่งผลให้เกิดข้อผิดพลาดในการพัดลมอยู่ในเครื่อง / ทั่วโลก
ควรแก้ไขปัญหาตามที่แสดงในแผนภาพด้านล่าง