ID บทความ: 000095626 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/06/2024

ทําไมการจําลองการออกแบบ Serial Lite III Streaming FPGA IP จึงล้มเหลวโดยใช้ซอฟต์แวร์ Questa*- FPGA Edition เวอร์ชัน 2023.1

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    Questa*-เอฟพีจีเอ Intel® Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2 คุณอาจสังเกตเห็นความล้มเหลวในการจําลอง Verilog และ VHDL สําหรับการออกแบบ Serial Lite III Streaming FPGA IP ด้วยโหมดการตอกบัตรมาตรฐานสําหรับอุปกรณ์ Arria® 10 และ Cyclone® 10 เมื่อใช้ซอฟต์แวร์ Questa*- FPGA Edition เวอร์ชันล่าสุด

ความละเอียด

เพื่อหลีกเลี่ยงความล้มเหลวในการจําลองนี้ คุณสามารถใช้ซอฟต์แวร์ Questa*- FPGA Edition เวอร์ชัน 2022.4 รุ่นก่อนหน้า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้