คำอธิบาย
การรองรับ VHDL ไม่พร้อมให้ใช้งานสําหรับการจําลองการออกแบบ HBM2E ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3 หรือใหม่กว่า
ความละเอียด
เมื่อต้องการหลีกเลี่ยงปัญหานี้:
- ใช้รูปแบบ Verilog สําหรับการจําลอง
- สร้าง Wrapper VHDL ระดับสูงสุดที่สร้างอินสแตนซ์ Verilog ระดับสูงสุดเป็นส่วนประกอบ
ข้อมูลเพิ่มเติม
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro