ID บทความ: 000095615 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 20/05/2024

ข้อผิดพลาดภายใน: ระบบย่อย: TILEIP, ไฟล์: /quartus/db/tileip/tileip_writer.cpp, ไลน์:3784

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Windows 11, 64-bit*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    F-Tile Low Latency 50G Ethernet FPGA Soft-IP ไม่สามารถคอมไพล์ได้ เนื่องจากการใช้ข้อจํากัด "vsr-mode=VSR_MODE_LOW_LOSS" ส่งผลให้เกิดข้อผิดพลาดในการคอมไพล์ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2

    ด้านล่างนี้เป็นภาพรวมข้อผิดพลาด

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เปลี่ยนการตั้งค่า alt_e50_f_hw.qsf เป็น vsr_mode=VSR_MODE_LOW_LOSS ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    ชุดพัฒนาเอฟพีจีเอ Intel® Agilex™ I-ซีรีส์
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้