ID บทความ: 000095590 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/10/2023

ทําไมตัวแปร F-Tile ที่มีตัวจําแนกประเภท PTP และ Tx PTP เปิดใช้งานภายในระบบย่อย Ethernet Intel® FPGA IP ล้มเหลวในการคอมไพล์เมื่อใช้ตัวจําลอง Synopsys* VCS

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2 ทําให้รูปแบบ F-Tile ที่มีตัวจําแนกประเภทแพ็กเก็ต PTP และ PTP ที่เปิดใช้งานภายในระบบย่อยอีเธอร์เน็ต Intel® FPGA IP ไม่สามารถคอมไพล์ได้เมื่อใช้ตัวจําลอง VCS Synopsys*

    ปัญหานี้ไม่ส่งผลต่อโปรแกรมจําลองที่รองรับอื่นๆ

    ความละเอียด

    เมื่อต้องการแก้ไขปัญหานี้ ให้เพิ่มสวิตช์ "-ignore initializer_driver_checks" ไปยังส่วน USER_DEFINED_ELAB_OPTIONS ของแฟ้ม run_vcs.sh ที่พบในไดเรกทอรีโครงการการออกแบบ <example>/example_testbench

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.3

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้