คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2, E-tile ในรูปแบบต่างๆ ที่มีการกําหนดค่าใหม่แบบไดนามิกเปิดใช้งานภายในระบบย่อย Ethernet FPGA IP จะไม่สามารถจําลองได้อย่างถูกต้องเมื่อใช้โปรแกรมจําลอง Synopsys* VCS การจําลองจะล้มเหลว
ปัญหานี้ไม่ส่งผลต่อเครื่องมือการจําลองที่รองรับอื่นๆ
ความละเอียด
เมื่อต้องการแก้ไขปัญหานี้ ให้เพิ่มสวิตช์ "-debug_access+ทั้งหมด" ไปที่ส่วน USER_DEFINED_ELAB_OPTIONS ของแฟ้ม "run_vcs.sh" ที่อยู่ในชื่อโครงการออกแบบ <example>/example_testbench ไดเรกทอรี
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.2