คำอธิบาย
สัญญาณส่งออก refclock_status บน Agilex™ 7 F-Tile Reference and System PLL Clocks FPGA IP ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.2 เป็นการทํางานที่ไม่สามารถใช้งานได้
ความละเอียด
คุณไม่ควรใช้สัญญาณส่งออก refclock_status หากคุณต้องการทราบสถานะของนาฬิกาอ้างอิง PLL ระบบของคุณ คุณสามารถอนุมานสิ่งนี้ได้โดยตรวจสอบว่า out_systempll_synthlock_[n] tx_pll_locked[n], tx_ready[n] และ rx_ready[n] ส่งสัญญาณอย่างต่ําหรือไม่
ปัญหานี้ได้รับการแก้ไขโดยเริ่มด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3