คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.1 และรุ่นก่อนหน้า ข้อผิดพลาดจะเกิดขึ้นเมื่อคอมไพล์ Intel® FPGA IP H-Tile Multichannel DMA สําหรับตัวอย่างการออกแบบ PCI Express* ด้วยการกําหนดค่า 1 DMA Channel
ข้อผิดพลาด Verilog HDL ที่ intel_pcie_prefetch_desc_fifo.sv(0): ทิศทางที่เลือกชิ้นส่วนตรงข้ามกับทิศทางของดัชนีนําหน้า
ข้อผิดพลาด Verilog HDL หรือ VHDL ที่ intel_pcie_prefetch_desc_fifo.sv(0): ดัชนี ** อยู่นอกช่วง (**:**) สําหรับ '**'
ความละเอียด
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition