ID บทความ: 000095013 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/05/2023

ทําไมตัวสร้างการรับส่งข้อมูล DDR4 IP EMIF 7 Intel Agilex® 2 รอบไม่ได้ใช้งานและตัวนับไม่ได้ใช้งานลูปจึงไม่ตรงกัน

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
  • IP เอฟพีจีเอ Intel® ส่วนประกอบดีบักของอินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4 และก่อนหน้า จํานวนรอบการไม่ได้ใช้งานระหว่างลูปที่ตามมาใน EMIF Traffic Generator 2.0 (TG2) ไม่เท่ากับตัวนับจํานวนการไม่ได้ใช้งานลูปเมื่อจํานวนการอ่านหรือการเขียนเท่ากับ 1 ปัญหานี้เกิดขึ้นเฉพาะเมื่อจํานวนลูปมากกว่า 2 เนื่องจากการโหลดตัวนับไม่ได้ใช้งานลูปใหม่เสร็จสิ้นอย่างไม่ถูกต้อง จํานวนรอบที่ไม่ได้ใช้งานระหว่างลูปคือน้อยกว่าตัวนับการไม่ใช้งานลูปหนึ่งครั้ง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.1 เป็นต้นไป

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้