ID บทความ: 000095002 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 19/05/2023

ทําไมเครื่องมือ Intel® Stratix® 10 MX EMIF Traffic Generator 2.0 (TG2) จึงค้างและ/หรือแสดง Readdata ที่ไม่ถูกต้องเมื่อกําหนดค่าในโหมดตามลําดับ

สิ่งแวดล้อม

  • ซอฟต์แวร์การออกแบบ Intel® Quartus® Prime
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    โหมดที่อยู่แบบลําดับไม่ถูกต้องเมื่อใช้อุปกรณ์ Intel® Stratix® 10 MX ในโหมด Half Rate (HR) เนื่องจากปัญหาการมาสก์ข้อมูล การเพิ่มขึ้นของแอดเดรสตามลําดับจะปิดลง 1 สําหรับการเพิ่มขึ้นที่คี่

    ความละเอียด

    ปัญหานี้แก้ไขได้ตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.2 เป็นต้นไป

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้