ID บทความ: 000094936 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/05/2025

ทําไมฉันถึงเห็นสัญญาณ tx_pll_locked หรือ tx_ready ที่ไม่ได้ใช้งานด้วยตัวรับส่งสัญญาณ F-Tile FPGA Agilex™ 7 ของฉันเมื่อใช้ซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.1 และก่อนหน้า

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.1 และรุ่นก่อนหน้า ตัวส่งสัญญาณ F-Tile บางส่วนอาจยังคงอยู่ในการรีเซ็ตซึ่งส่งผลให้สัญญาณ tx_pll_locked หรือ tx_ready ถูกถอดรหัสอย่างถาวร

    ปัญหาเป็นระยะ ๆ นี้อาจเห็นได้ด้วยซอฟต์แวร์ Quartus® Prime Pro Edition บางส่วนรวบรวมไฟล์เขียนโปรแกรมโครงการ แต่ไม่อื่น ๆ ซึ่งจะส่งผลต่อการออกแบบซอฟต์แวร์ Quartus® Prime Pro Edition ที่ใช้มากกว่าหนึ่ง Agilex™ 7 FPGA F-Tile

    ความละเอียด

    เมื่อต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.4 และ 23.1 ให้ติดตั้งโปรแกรมแก้ไขต่อไปนี้:

    ในการแก้ไขปัญหานี้ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3 และรุ่นก่อนหน้า คุณต้องอัปเกรดการออกแบบของคุณเป็นซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.4 หรือ 23.1 และติดตั้งโปรแกรมแก้ไขที่เกี่ยวข้อง

    ปัญหานี้จะได้รับการแก้ไขในการปรับปรุงซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้