ทําไมฉันจึงอาจเห็นสัญญาณ tx_pll_locked หรือ tx_ready ที่แยกจากกันด้วยการออกแบบ F-Tile ตัวรับส่งสัญญาณ Intel Agilex® 7 FPGA ของฉันเมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 23.1 และก่อนหน้า

เนื่องจากข้อบกพร่องในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 23.1 และก่อนหน้า ตัวส่งสัญญาณ F-Tile บางตัวอาจยังคงถูกรีเซ็ตซึ่งส่งผลให้ สัญญาณ tx_pll_locked หรือ tx_ready ถูกลบอย่างถาวร

ปัญหานี้เกิดขึ้นเป็นช่วงๆ และอาจพบเห็นได้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition บางไฟล์ที่รวบรวมไฟล์การเขียนโปรแกรมโครงการ แต่ไม่รวมถึงไฟล์อื่นๆ ปัญหานี้มีผลกับการออกแบบซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ที่ใช้มากกว่าหนึ่ง Intel Agilex® 7 FPGA F-Tile

ในการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.4 และ 23.1 ให้ติดตั้งโปรแกรมแก้ไขต่อไปนี้:

• Patch 0.33 สําหรับซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 22.4
• Patch 0.17 สําหรับซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชัน 23.1

ในการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 22.3 และก่อนหน้า คุณต้องอัปเกรดการออกแบบของคุณเป็น Intel Quartus ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 22.4 หรือ 23.1 และติดตั้งโปรแกรมแก้ไขที่เกี่ยวข้อง

ปัญหานี้จะได้รับการแก้ไขในการปรับปรุงซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต