เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v23.1 เมื่อใช้ทั้ง PCIe PHY และโหมดการตอกบัตร PMA บน F-tile เดียวกันบนอุปกรณ์ Intel Agilex® 7 คุณอาจเห็นข้อผิดพลาดการสร้างลอจิกสนับสนุนต่อไปนี้:
ข้อผิดพลาด(21842): ไม่สามารถสร้างตรรกะการสนับสนุนเนื่องจากส่วนประกอบ IP ที่ใช้ในการออกแบบมีการตั้งค่าที่ขัดแย้งกัน
ข้อผิดพลาด: ไม่สามารถตั้งโปรแกรมการออกแบบบน F-Tile ที่มีอยู่ เนื่องจากข้อจํากัดของตําแหน่งที่กําหนดขัดแย้งกัน หรือเนื่องจากการออกแบบต้องใช้ทรัพยากรมากกว่าเมื่อเทียบกับสิ่งที่พร้อมใช้งานบนอุปกรณ์ปัจจุบัน
ข้อผิดพลาดนี้จะไม่เกิดขึ้นหากมีการใช้โหมดตอกบัตร PLL ที่ไม่ใช่ PCIe PHY เพิ่มเติมของระบบ และมีการเปิดใช้งาน PLL ระบบสําหรับ PHY ที่ไม่ใช่ PCIe พร้อมเปิดใช้งานโหมดการตอกบัตร PLL ของระบบ
ข้อผิดพลาดนี้เกิดขึ้นเมื่อไม่ได้เปิดใช้งาน PLL ระบบสําหรับการกําหนดค่าที่ไม่ใช่ PCIe PHYs
เพื่อหลีกเลี่ยงปัญหานี้ เปิดใช้งาน PLL ระบบ #0 สําหรับการกําหนดค่า PMA direct PHY พร้อมโหมดการตอกบัตร PMA และปล่อยให้นาฬิกาส่งออกของ PLL ระบบ #0 ไม่เชื่อมต่อ คุณต้องใช้ PLL ระบบ #0 ไม่ใช่ PLL ระบบ #1 หรือ #2 สําหรับการแก้ไขปัญหา ควรใช้ PLL ระบบ #1 หรือ #2 สําหรับ Intel FPGA IP PCIe