คำอธิบาย
เมื่อ Intel® FPGA IP eCPRI เชื่อมต่อกับอินเทอร์เฟซ Ethernet Intel® FPGA Hard IP TX MAC มีโอกาสที่จะได้รับข้อมูลที่ไม่เกี่ยวข้องที่เอาต์พุต Intel FPGA Hard IP Ethernet เนื่องจากอินเทอร์เฟซต้นทาง eCPRI Intel FPGA IP MAC ไม่สอดคล้องกับข้อกําหนดสัญญาณที่ถูกต้องของอินเทอร์เฟซ TX MAC
ความละเอียด
ในการสร้างการเชื่อมต่อระหว่าง Intel FPGA IP eCPRI และ Intel FPGA Hard IP อีเธอร์เน็ต จะต้องใช้ Store และ Forward FIFO ระหว่างอินเทอร์เฟซต้นทาง MAC ของ Intel FPGA IP eCPRI และอินเทอร์เฟซ TX MAC ของ Intel FPGA Hard IP อีเธอร์เน็ต
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition