ID บทความ: 000094752 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/10/2023

ทําไมฉันถึงเห็นข้อผิดพลาด FCS หรือ CRC บนพาร์ทเนอร์ลิงก์ หรือตัวทดสอบอีเธอร์เน็ต เมื่อมีการเปิดใช้งาน "Packet Client Loopback" ในตัวอย่างการออกแบบ F-tile Ethernet Intel® FPGA Hard IP ของฉัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.1 คุณอาจเห็นข้อผิดพลาด FCS หรือ CRC บนพาร์ทเนอร์ลิงก์หรือเครื่องมือทดสอบอีเธอร์เน็ตเมื่อเปิดใช้งาน "Packet Client Loopback" ในตัวอย่างการออกแบบของ F-tile Ethernet Intel® FPGA Hard IP

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ เขียน 32'h0000_0000 ไปยัง cfg_rom_pkt_gap_addr (ชดเชย 0x1C) ลงทะเบียน สําหรับตัวอย่างการออกแบบอินสแตนซ์ IP เดียว รีจิสเตอร์นี้สามารถพบได้ที่ค่าออฟเซ็ตสัมบูรณ์ 0x0010_001C
    ปัญหานี้ได้รับการแก้ไขตั้งแต่เวอร์ชัน 23.2 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้