คำอธิบาย
คุณจะเห็นข้อผิดพลาดฟิตเตอร์ "ข้อผิดพลาด (14566): Fitter ไม่สามารถวาง <amount> ส่วนประกอบอุปกรณ์ต่อพ่วงเนื่องจากความขัดแย้งกับข้อจํากัดที่มีอยู่ (<amount> LVDS_CHANNEL) เมื่อพยายามคอมไพล์การออกแบบด้วย TX LVDS SERDES ที่ครอบคลุมหลายแบงก์
ข้อผิดพลาดจะเห็นได้หากช่องสัญญาณไม่ใส่บนธนาคารเดียวกันกับ PLL เป็นช่องแรกที่แมปไปยังบล็อก IP SERDES เช่น พินจะถูกกําหนดให้กับแบงค์ 3B, 3C และ 3D พร้อมนาฬิกาอ้างอิงสําหรับ PLL ที่กําหนดให้กับพิน CLK บน 3C ของธนาคาร
การจัดการดังกล่าวเป็นเช่นนี้:
3A: tx_data[0..15]
3B: tx_data[16..38]
3C: tx_data[39..51]
ความละเอียด
โปรดติดต่อวิศวกรแอปพลิเคชันในพื้นที่ของคุณเพื่อรับการแก้ไขปัญหาสําหรับปัญหานี้ และแจ้ง ID บัก: 15012251590
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition