เนื่องจากปัญหาในไดรเวอร์บริดจ์สําหรับสะพาน F2SDRAM อาจเห็นพฤติกรรมต่อไปนี้:
- เงื่อนไขการล็อกในบริดจ์ F2SDRAM เมื่อ
- คุณสามารถดําเนินการกําหนดค่าคอร์ FPGA เต็มรูปแบบใน Linux ผ่านโอเวอร์เลย์ FPGA
- คุณปิดใช้งานบริดจ์ในคอนโซล U-Boot หลังจากการกําหนดค่า core.rbf โดยเรียกใช้คําสั่ง "disable bridge"
- ข้อยกเว้นเคอร์เนล Linux (data abort) หรือธุรกรรม F2SDRAM ที่ไม่สมบูรณ์หลังจาก FPGA การกําหนดค่าคอร์ใหม่
- คุณสามารถดําเนินการกําหนดค่าคอร์ FPGA เต็มรูปแบบใน Linux ผ่านโอเวอร์เลย์ FPGA
- คอนโทรลเลอร์ Arm AXI มีปัญหากับ HPS ผ่านบริดจ์ F2SDRAM
- คุณสามารถปรับตั้งค่าคอร์ FPGA ใหม่เต็มรูปแบบใน Linux ผ่านโอเวอร์เลย์ FPGA
- คอนโทรลเลอร์ Arm AXI มีปัญหากับ HPS ผ่านบริดจ์ F2SDRAM
- Linux Kernel Exception : อาจเคยเห็นข้อยกเว้นของตัวชี้ Null หรือป้าย Arm AMBA AXI Ready จากบริดจ์ FPGA2SDRAM อาจไม่ทํางานก่อนที่ธุรกรรมแรกจะเสร็จสมบูรณ์
ปัญหาเหล่านี้ไม่ส่งผลต่อบริดจ์ H2F หรือ Lightweight H2F
ปัญหาเหล่านี้ส่งผลกระทบต่อ Intel Agilex® 7 SoC, อุปกรณ์ Intel® Stratix® 10 FPGA และอุปกรณ์ Intel® eASIC™ N5X
ปัญหาได้รับการแก้ไขด้วยเฟิร์มแวร์ที่เชื่อถือได้ของ GitHub เวอร์ชันล่าสุดของ arm socfpga_v2.7.1 และ v2.8.0 และ U-Boot เวอร์ชัน socfpga_v2022.10
สําหรับโฟลว์ ATF แพทช์จะมีอยู่ในเวอร์ชันเฟิร์มแวร์ที่เชื่อถือได้ของ arm socfpga_v2.7.1 และ v2.8.0 - https://github.com/altera-opensource/arm-trusted-firmware
รหัสยอมรับโปรแกรมแก้ไข:
- v2.7.1 = https://github.com/altera-opensource/arm-trusted-firmware/commit/0a5edaed853e0dc1e687706ccace8e844b2a8db7
- v2.8.0 = https://github.com/altera-opensource/arm-trusted-firmware/commit/bf933536d4582d63d0e29434e807a641941f3937
สําหรับโฟลว์ดั้งเดิม (Non-ATF) – แพทช์มีอยู่ใน u-boot-socfpga - socfpga_v2022.10 - https://github.com/altera-opensource/u-boot-socfpga/tree/socfpga_v2022.10
รหัสยอมรับโปรแกรมแก้ไข:
- https://github.com/altera-opensource/u-boot-socfpga/tree/61ae22e548ebda525d5216d107e45f20eca70537
- https://github.com/altera-opensource/u-boot-socfpga/tree/1dda7c081ee51d6c4b52d2ef773464b745fb9ec0
- https://github.com/altera-opensource/u-boot-socfpga/tree/66f3f251b2d5767c2c4abd85e01df415e6c5bfe7
- https://github.com/altera-opensource/u-boot-socfpga/tree/45a62a422a3db7fcf0636e4ad95e12354e719189
- https://github.com/altera-opensource/u-boot-socfpga/tree/775e01b091c58f6d4d6551ef2f194d8b6c0ca8bb
- https://github.com/altera-opensource/u-boot-socfpga/tree/e870a2ee57e102de19f9f0283033b3336a54f8a3
หรือคุณอาจใช้วิธีการต่อไปนี้เพื่อหลีกเลี่ยงปัญหาล็อกอัปบริดจ์ F2SDRAM:
-
- หลีกเลี่ยงการใช้โอเวอร์เลย์ FPGA เพื่อการกําหนดค่าเต็มรูปแบบ
- ห้ามดําเนินการปิดใช้งานบริดจ์ในขั้นตอน U-Boot