คำอธิบาย
Spread Spectrum Clocking ได้รับการกล่าวถึงโดย JEDEC และเอกสารของเราระบุว่าลูปแบบเฟส I/O ถูกล็อค (PLL) ที่ใช้โดยอินเทอร์เฟซหน่วยความจําภายนอก Intel® FPGA IP รองรับการส่งสัญญาณนาฬิกาแบบ Spread Spectrum นี่อาจนําไปสู่ข้อสรุปที่คุณสามารถใช้ Spread Spectrum Clocking สําหรับอินเทอร์เฟซหน่วยความจําภายนอก Intel® FPGA IP
ความละเอียด
ไม่รองรับ Spread Spectrum Clocking (SSC) กับอินเทอร์เฟซหน่วยความจําภายนอก Intel® FPGA IP เนื่องจากมุมมองการปิดเวลา
ข้อมูลเพิ่มเติม
อินเทอร์เฟซหน่วยความจําภายนอก Intel® FPGA IP Gude ผู้ใช้จะได้รับการอัปเดตด้วยข้อมูลนี้