ID บทความ: 000094248 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 19/03/2023

ทําไมตัวอย่างการออกแบบของ CPRI Intel® FPGA IP ไม่สามารถจําลองได้เมื่อใช้เครื่องจําลอง Aldec* Riviera*

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.4 และก่อนหน้า คุณอาจเห็นตัวอย่างการออกแบบของ CPRI Intel® FPGA IP ไม่สามารถจําลองเมื่อใช้เครื่องจําลอง Aldec* Riviera*

ความละเอียด

ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต
 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 16 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์
Arria® V FPGA และ SoC FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
เอฟพีจีเอ Intel® Stratix® 10 DX
Intel® Stratix® 10 GX FPGA
Intel® Stratix® 10 MX FPGA
เอฟพีจีเอ Intel® Stratix® 10 NX
Intel® Stratix® 10 SX SoC FPGA
Intel® Stratix® 10 TX FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้