เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.4 และก่อนหน้า คุณอาจเห็นคําเตือนที่สําคัญนี้เมื่อรวม Intel® FPGA IP FIFO ไว้ในพาร์ติชันการออกแบบการกําหนดค่าใหม่บางส่วน (PR)
คําเตือนนี้สามารถละเลยได้อย่างปลอดภัยตราบเท่าที่อินสแตนซ์ DCFIFO หรือ SCFIFO IP เปิดใช้งานพอร์ตรีเซ็ต (aclr หรือ sclr) และการรีเซ็ตนี้จะถูกยืนยันก่อนพาร์ติชันการออกแบบที่เข้าสู่โหมดผู้ใช้
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต