ID บทความ: 000094233 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 04/06/2025

คําเตือนสําคัญ (19519): การมอบหมายอินสแตนซ์ "POWER_UP_LEVEL" บนรีจิสเตอร์ "*|dcfifo_component|auto_generated|wrptr_g[5]" ในพาร์ติชันที่กําหนดค่าใหม่ได้ "*" จะถูกละเว้นไป เราไม่รับประกันเงื่อนไขเริ่มต้นระหว่างการกําหนดค่าใหม่บางส่วน

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® FIFO
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.4 และรุ่นก่อนหน้า คุณอาจเห็นการเตือนที่สําคัญนี้เมื่อรวมถึง FIFO IP ในพาร์ติชันการออกแบบที่กําหนดค่าใหม่บางส่วน (PR)

ความละเอียด

คําเตือนนี้สามารถละเว้นได้อย่างปลอดภัยตราบใดที่อินสแตนซ์ DCFIFO หรือ SCFIFO IP ได้เปิดใช้งานพอร์ตรีเซ็ต (aclr หรือ sclr) และรีเซ็ตนี้ถูกยืนยันก่อนพาร์ติชั่นการออกแบบที่เข้าสู่โหมดผู้ใช้

ปัญหานี้ถูกกําหนดเวลาให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้