ID บทความ: 000094227 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 04/06/2025

คําเตือนสําคัญ (332049): ละเว้น create_generated_clock ที่ altera_emr_unloader.sdc(14): อาร์กิวเมนต์ <targets> เป็นคอลเลกชันว่าง</targets>

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
    IP เอฟพีจีเอ Intel® ข้อความแสดงข้อผิดพลาดการลงทะเบียน Unloader
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 คุณอาจเห็นการเตือนที่สําคัญนี้เมื่อใช้ IP Error Message Register Unloader

นอกจากนี้ คุณจะเห็นนาฬิกาที่ไม่มีข้อจํากัดที่รายงานในรายงานเส้นทางที่ไม่มีข้อจํากัดในตัววิเคราะห์การกําหนดเวลา ดังที่แสดงด้านล่างเมื่อใช้ IP Unloader ข้อความแสดงข้อผิดพลาด นี่เป็นเพราะข้อจํากัดใน altera_emr_unloader.sdc ซึ่งไม่สามารถแก้ไขปัญหานี้ได้

*|altera_emr_unloader:emr_unloader_component|current_state STATE_CLOCKHIGH

ความละเอียด

เมื่อต้องการหลีกเลี่ยงปัญหานี้ในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 ให้ทําตามขั้นตอนเหล่านี้:

  1. ในไฟล์ altera_emr_unloader.sdc ให้อ่านข้อคิดเห็นบรรทัดที่ 14
  2. เพิ่มข้อจํากัด create_generated_clock ในไฟล์ altera_emr_unloader.sdc เช่น:

create_generated_clock -ชื่อ emr_unloader_STATE_CLOCKHIGH -source [get_pins {*|alt_fault_injection_component|alt_fi_inst|*oscillator|clkout}] [get_keepers { *||emr_unloader_component|current_state STATE_CLOCKHIGH}]

ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Standard Edition ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Cyclone® 10 GX FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้