คำอธิบาย
เนื่องจากปัญหาเกี่ยวกับอุปกรณ์ Agilex™ 7 F-Tile PMA/FEC Direct PHY Multirate FPGA IP ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.4 และรุ่นก่อนหน้า คุณอาจเห็นการละเมิดเวลาในการถ่ายโอนนาฬิกาต่อไปนี้:
จากนาฬิกา:
*_auto_tiles|*__reset_controller_src_divided_osc_clk
ไปที่นาฬิกา:
*_auto_tiles|*|hdpldadapt_tx_chnl_*|pld_fpll_shared_direct_async_out_hioint[2]
ความละเอียด
การละเมิดระหว่างโดเมนนาฬิกาเหล่านี้ไม่ถูกต้อง และสามารถหลีกเลี่ยงการใช้คําสั่ง set_false_path ได้
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต