คำอธิบาย
คุณอาจเห็นข้อผิดพลาดนี้ในขั้นตอนการสร้างลอจิกที่รองรับเมื่อ Intel® FPGA IP F-tile PMA/FEC Direct PHY ตั้งค่าความกว้างอินเทอร์เฟซ PMA=10 และอินเทอร์เฟซ F-tile FIFO=โหมดการชดเชยเฟส ตามตาราง 24. คู่มือผู้ใช้ PMA Direct Mode รองรับสถาปัตยกรรม F-tile และ PMA และ FEC Direct PHY IP เมื่อโมดูเลต PMA=NRZ, โหมด PMA=FGT, โหมดการตอกบัตร=PMA Clocking, ความกว้างคู่/ความกว้างเดียว=SW, ความกว้างอินเทอร์เฟซ PMA=10 และ F-tile Interface FIFO ควรเป็นโหมดลงทะเบียน
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4 และก่อนหน้า จึงไม่มีข้อความแสดงข้อผิดพลาดเกิดขึ้นเมื่อคุณตั้งค่าเช่นนี้ใน Intel FPGA IP F-Tile PMA/FEC Direct PHY
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 23.2