ID บทความ: 000094012 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 06/05/2024

ข้อผิดพลาด(21843): กฎ: gdrb_gdr_pcie_ip16::p f0_pci_msi_64_bit_addr_cap_rule @ gdr.z1577b.u_pcie_ss.u_ctop.ub_core16

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.4 และรุ่นก่อนหน้า ข้อผิดพลาดในการคอมไพล์ข้างต้นเกิดขึ้นเมื่อ IP FPGA Multi-Channel DMA สําหรับ PCI Express* ถูกกําหนดค่าด้วยพารามิเตอร์ "เปิดใช้งานความสามารถ MSI" ที่ปิดใช้งาน และเปิดใช้งานพารามิเตอร์ "เปิดใช้งาน MSI 64-บิต Addressing" ต้องปิดใช้งานพารามิเตอร์ทั้งสองนี้เมื่อปิดใช้งานความสามารถของ MSI

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ปิดการใช้งานพารามิเตอร์การกําหนดที่อยู่ MSI 64 บิตในตัวแก้ไขพารามิเตอร์ IP โดยทําตามขั้นตอนด้านล่าง:

    1. เปิดใช้งานพารามิเตอร์ความสามารถของ MSI เพื่อเข้าถึงพารามิเตอร์การกําหนดที่อยู่ 64 บิต (ภายใต้การตั้งค่า PCIe>MCDMA)
    2. ยกเลิกการเลือกพารามิเตอร์ "เปิดใช้งาน MSI 64-บิต Addressing"
    3. ยกเลิกการเลือกพารามิเตอร์ "เปิดใช้งานความสามารถของ MSI"
    4. สร้าง IP ใหม่และคอมไพล์การออกแบบใหม่

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้