ID บทความ: 000094002 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/12/2023

ทําไม F-Tile HDMI Intel® FPGA IP Design Example พร้อม Fixed Rate Link (FRL) และโหมด Minimized Differential Signaling (TMDS) บนอินเทอร์เฟซวิดีโอที่จับเวลาไม่ทํางาน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4 การเปลี่ยนแปลงกับ SystemPLL IP ทําให้ rx_tmds_clk ไม่สลับ/อยู่ต่ํา

    หากนาฬิกานี้ทํางานอย่างถูกต้อง โหมด Transition Minimized Differential Signaling (TMDS) จะไม่ทํางาน

    ความละเอียด

    มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4

    ดาวน์โหลด และ ติดตั้ง โปรแกรมแก้ไข 0.04 จากลิงค์ต่อไปนี้:

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้