คำอธิบาย
เนื่องจากปัญหา SDC ใน F-Tile HDMI Intel® FPGA IP Design Example พร้อม Fixed Rate Link (FRL) ข้อจํากัด SDC มีไว้สําหรับสร้างโปรไฟล์การกําหนดค่าใหม่ ส่งผลให้ขั้นตอน fitter ใช้เวลานานขึ้นในระหว่างการคอมไพล์
ความละเอียด
มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.3
ดาวน์โหลด และ ติดตั้ง Patch 0.45 จากลิงค์ต่อไปนี้:
- เวอร์ชัน 22.3 Patch 0.45 สําหรับ Windows (.exe)
- เวอร์ชัน 22.3 Patch 0.45 สําหรับ Linux (.run)
- Readme สําหรับเวอร์ชัน 22.3 Patch 0.45 (.txt)
มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4
ดาวน์โหลด และ ติดตั้ง โปรแกรมแก้ไข 0.28 จากลิงค์ต่อไปนี้:
- เวอร์ชัน 22.4 โปรแกรมแก้ไข 0.28 สําหรับ Windows (.exe)
- เวอร์ชัน 22.4 Patch 0.28 สําหรับ Linux (.run)
- Readme สําหรับเวอร์ชัน 22.4 Patch 0.28 (.txt)
ปัญหานี้ได้รับการแก้ไขตั้งแต่เวอร์ชัน 23.1 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition