ID บทความ: 000093986 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 15/11/2024

มีข้อผิดพลาดทางไวยากรณ์เมื่อใช้แฟ้ม VHDL ของ ALTMULT_COMPLEX FPGA IP Core หรือไม่

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
    IP เอฟพีจีเอ Intel® ALTMULT_COMPLEX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 และรุ่นก่อนหน้า ไฟล์ VHDL ที่สร้างขึ้นสําหรับ ALTMULT_COMPLEX FPGA IP <ip_variation_name>.vhd มีข้อผิดพลาดทางไวยากรณ์

การใช้ไฟล์ IP ที่สร้างขึ้นในภาษา VHDL เป็นไปไม่ได้

ความละเอียด

เพื่อเป็นการแก้ไขปัญหา ผู้ใช้ควรสร้าง IP ในภาษา Verilog HDL

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 7 ผลิตภัณฑ์

Intel® Cyclone® 10 LP FPGA
Intel® MAX® 10 FPGA
Cyclone® IV FPGA
Cyclone® V FPGA และ SoC FPGA
Arria® II FPGA
Arria® V FPGA และ SoC FPGA
Stratix® V FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้