ID บทความ: 000093952 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 31/10/2023

ทําไมตัวอย่างการออกแบบ Multi-Channel DMA Intel® FPGA IP สําหรับ PCI Express ที่เน้นว่าอุปกรณ์ Intel Agilex® 7 FPGA R-Tile ล้มเหลวในการทดสอบฮาร์ดแวร์เมื่อคอมไพล์ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    หลังจากเขียนโปรแกรม Multi-Channel DMA Intel® FPGA IP สําหรับ PCI Express Design Example โดยกําหนดเป้าหมายการปรับปรุงแก้ไขไดย์ Intel Agilex® 7 FPGA R-Tile A0 หรือ B0 การทดสอบ PIO จะล้มเหลว และการทดสอบ DMA รายงานความล้มเหลวในการรีเซ็ตคิว
    DK-DEV-AGI027RES : AGIB027R29A1E2VR0 = การปรับปรุงแม่พิมพ์ A0
    DK-DEV-AGI027R1BES : AGIB027R29A1E2VR3 = การปรับปรุงแม่พิมพ์ B0

    ความละเอียด

    มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4

    สร้างและคอมไพล์ การออกแบบการทดสอบใหม่หลังจากติดตั้งโปรแกรมแก้ไข

    ปัญหานี้ได้รับการแก้ไขใน Intel® Quartus®ซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 23.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    ชุดพัฒนาเอฟพีจีเอ Intel® Agilex™ I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้