ID บทความ: 000093864 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 28/11/2023

ทําไม F-Tile Ethernet Intel® FPGA Hard IP ไม่ได้เปิดใช้งาน PTP รองรับโปรแกรมจําลอง Aldec* Riviera* VHDL ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4 และรุ่นก่อนหน้า?

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4 และรุ่นก่อนหน้า Intel® FPGA Hard IP F-Tile Ethernet ที่มีการเปิดใช้งาน PTP จะไม่รองรับโปรแกรมจําลอง Aldec* Riviera* VHDL
    คุณอาจรอ TX/RX PTP Offset Data Assertion ที่ใช้ได้เมื่อทําการจําลองด้วยโปรแกรมจําลอง Aldec* Riviera* VHDL

    ความละเอียด

    ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้
    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้