ID บทความ: 000093821 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 29/11/2023

ทําไมฉันจึงได้รับข้อผิดพลาดขณะจําลอง Intel® FPGA IP R-Tile Multi Channel DMA สําหรับตัวอย่างการออกแบบ PCI Express* โดยใช้โปรแกรมจําลอง VCS

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.4 ข้อผิดพลาดจะสังเกตเห็นได้เมื่อพยายามจําลอง Intel® FPGA IP R-Tile Multi Channel DMA สําหรับตัวอย่างการออกแบบ PCI Express* สําหรับอุปกรณ์ Intel Agilex®โดยใช้โปรแกรมจําลอง VCS

จะปรากฏข้อความแสดงข้อผิดพลาดต่อไปนี้:

ข้อมูล: 497636 ns กําลังเริ่มอ่าน DMA... H2D

ข้อมูล: 500949 ns Queue Reset... เสร็จแล้ว

ข้อมูล: 501149 ns กําลังรอ MSI-X Writeback สําหรับ Read DMA.......

FATAL: หยุดการจําลอง 4000000 ns เนื่องจากไม่ทํางาน!

ความล้มเหลว: หยุดการจําลองเนื่องจากข้อผิดพลาดร้ายแรง!

ความล้มเหลว: หยุดการจําลองเนื่องจากข้อผิดพลาด!

$finish ถูกเรียกจากแฟ้ม "./ /.. //.. /.. /ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/sim/altpcietb_g3bfm_log.v", line 144

ความละเอียด

ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้

ปัญหานี้ได้รับการแก้ไขตั้งแต่เวอร์ชัน 23.1 ของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้