ID บทความ: 000093786 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/05/2023

ข้อผิดพลาด: ตัวสร้าง Verilog ล้มเหลว โปรดดูรายละเอียดที่ smc_fpga_dev.prj/main_e14d5d_2e367c.log llvm-foreach

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาใน Intel® OneAPI เวอร์ชั่น 2022.3 ในสภาพแวดล้อม DevCloud คุณอาจเห็นข้อผิดพลาดนี้ใน Backend profiler pass เมื่อคุณเรียกใช้การคอมไพล์ด้วยคุณลักษณะ -Xprofile

ความละเอียด

หากต้องการแก้ไขปัญหานี้ใน Devcloud ให้ทําตามขั้นตอนด้านล่าง:

  1. ปิดแฟลก -Xprofile (ใน Makefile ของคุณในทันที: dpcpp -fintelfpga -Xsboard=intel_s10sx_pac:pac_s10 -Xshardware -Xsprofile -fsycl-link=image.cpp -o smc_fpga_dev.a)
  2. บันทึก Makefile ของคุณ
  3. คอมไพล์ อีกครั้ง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้