ID บทความ: 000093572 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 28/11/2023

ทําไมตัวอย่างการออกแบบ O-RAN Intel® FPGA IP ไม่รองรับตัวจําลอง Aldec Riviera สําหรับอุปกรณ์ Intel Agilex® F-Tile ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition รุ่น v22.4 และรุ่นก่อนหน้า?

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v22.4 และรุ่นก่อนหน้า ตัวอย่างการออกแบบ O-RAN Intel® FPGA IP ไม่รองรับตัวจําลอง Aldec Riviera สําหรับอุปกรณ์ Intel Agilex® (F-Tile)

    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหาชั่วคราวในขณะนี้
    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้