คำอธิบาย
ใช่ การออกแบบที่มีโหมดการบูตครั้งแรกของ HPS รองรับการกําหนดค่าผ่าน JTAG บนอุปกรณ์ Secure Device Manager (SDM) ที่ใช้ Intel® Stratix® 10 และอุปกรณ์ SoC Intel Agilex®
ความละเอียด
ในการสร้างไฟล์ Sof ตัวแรกที่เป็น HPS ให้สร้างภาพที่ต้องการใช้สําหรับโหมดการกําหนดค่าที่ไม่ใช่ JTAG ที่รองรับบอร์ดของคุณ เช่น ASx4 หรือ AVST โดยใช้เครื่องมือสร้างไฟล์โปรแกรมในซอฟต์แวร์ Intel® Quartus® Prime ตรวจสอบให้แน่ใจว่ามีการเพิ่ม FSBL เข้าในไฟล์ .sof อินพุต
ไฟล์เอาต์พุต .sof ที่มีชื่อ _hps_auto.sof จะถูกสร้างขึ้นโดยเครื่องมือสร้างไฟล์โปรแกรมในไดเรกทอรีเอาต์พุตที่เลือก ไฟล์นี้มี FSBL และสามารถใช้กําหนดค่า SoC FPGA ผ่าน JTAG
มีกําหนดอัปเดตในคู่มือผู้ใช้ Intel Stratix 10 SoC FPGA Boot รุ่นถัดไป และคู่มือผู้ใช้ SoC FPGA Boot Intel Agilex