สําหรับการออกแบบทรัพย์สินทางปัญญา (IP) F-tile Interlaken Intel® FPGA ที่มีประเภท FGT PMA และการแปลงสัญญาณไม่กลับเป็นศูนย์ (NRZ) คุณอาจเห็นข้อความต่อไปนี้เมื่อคุณรีเซ็ต FGT PMA โดยใช้อินเทอร์เฟซ F-tile Transceiver Toolkit (TTK) "RX Reset FGT PMA" และ "TX Reset FGT PMA":
ข้อมูล: เกิดข้อผิดพลาดในการรับข้อมูลจากเซิร์ฟเวอร์ โปรดลองอีกครั้ง
นี่เป็นเพราะชุดเครื่องมือตัวรับส่งสัญญาณ F-tile ที่ทําการรีเซ็ตผ่านพาธข้อมูล Avalon®อินเทอร์เฟซที่แมปหน่วยความจํา อย่างไรก็ตาม F-tile Interlaken Intel FPGA IP จะไม่สร้างอินสแตนซ์พาธข้อมูล Avalon Memory Mapped Interface สําหรับตัวแปร FGT NRZ
เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถรีเซ็ต FGT PMA โดยการเขียนไปยังพอร์ตรีเซ็ตโดยใช้คอนโซลระบบ มีการใช้งานฟังก์ชันการรีเซ็ตเพื่อรีเซ็ตและรีลีสพอร์ตรีเซ็ตไทล์ในไฟล์ sysconsole_testbenh.tcl:
สําหรับด้าน TX:
- tx_reset -> เพื่อรีเซ็ตไทล์ tx
- tx_reset_rel -> เพื่อรีลีส tx tile reset
สําหรับด้าน RX:
- rx_reset -> เพื่อรีเซ็ตไทล์ rx
- rx_reset_rel -> เพื่อรีลีส rx tile รีเซ็ต