คำอธิบาย
คุณไม่สามารถกําหนดพิน VREF ที่ไม่ได้ใช้งานเป็น IO ผู้ใช้ในอุปกรณ์ Cyclone® V GX FPGA ได้
โปรดดูหน้าแนวทางการเชื่อมต่อ Cyclone® V GX FPGA พิน 7: "หากไม่ได้ใช้พิน VREF คุณควรเชื่อมต่อพินเข้ากับ VCCIO ในธนาคารที่มีพินหรือ GND"
ความละเอียด
โปรดละเว้นข้อมูลที่พบใน คู่มืออุปกรณ์ Cyclone® V: /content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf (P17)
ที่กล่าวถึง "พินการอ้างอิงแรงดันไฟฟ้าที่ไม่ได้ใช้ (VREF) ที่สามารถกําหนดค่าเป็น I/O ของผู้ใช้"
แต่คุณสามารถดูคู่มือที่อัปเดตแล้วได้จากลิงก์นี้: https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html