ID บทความ: 000093030 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/11/2022

ทําไมชุดการกําหนดค่าแบบไดนามิกระหว่างโปรโตคอล F-Tile ของฉันIntel® FPGA IPการละเมิดเวลาในการออกแบบระหว่างโดเมนนาฬิกา IP ที่อยู่ในกลุ่มการกําหนดค่าใหม่เฉพาะร่วมกัน

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    อินเตอร์เฟซ
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 22.3 การออกแบบ Intel® FPGA IPชุดการกําหนดค่าใหม่แบบไดนามิก F-Tile จะพบการละเมิดเวลาระหว่างคอร์ทรัพย์สินทางปัญญา (IP) ที่อยู่ในกลุ่มการกําหนดค่าใหม่เฉพาะร่วมกัน

ความละเอียด

หากต้องการแก้ไขปัญหานี้ ให้สร้างข้อจํากัดของกลุ่มนาฬิกาเพื่อตัดเส้นทางระหว่างโดเมนนาฬิกาเฉพาะร่วมกัน
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้