เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 22.3 และรุ่นก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดต่อไปนี้ระหว่าง PHY Lite สําหรับอินเทอร์เฟซแบบขนาน Intel® FPGA IP การจําลองการออกแบบพร้อมการตั้งค่าความกว้างพินเป็น 4
ข้อ ผิด พลาด: /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260): (vopt-3373) ช่วงของการเลือกชิ้นส่วน [3:4] เป็น 'data_out' [3:0] จะถูกย้อนกลับ
# ** ข้อผิดพลาด (ระงับได้): .. /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260): (vopt-2957) LSB 4 ของ part-select ใน 'data_out' อยู่นอกขอบเขต
ปัจจุบันยังไม่มีการแก้ไขปัญหาดังกล่าว ความกว้างพิน 4 หรือน้อยกว่าจะแสดงปัญหานี้ ความกว้างพิน 5 จะทํางาน
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition