ID บทความ: 000092967 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 07/05/2025

ข้อผิดพลาด: (vopt-3373) ช่วงของการเลือกชิ้นส่วน [3:4] เป็น 'data_out' [3:0] ย้อนกลับ

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Arria® 10 PHY Lite สำหรับอินเทอร์เฟซแบบขนาน
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3 และรุ่นก่อนหน้า คุณอาจเห็นข้อความแสดงข้อผิดพลาดต่อไปนี้ระหว่าง PHY Lite สําหรับการจําลองการออกแบบตัวอย่าง PHY Lite สําหรับอินเทอร์เฟซแบบขนานพร้อมความกว้างพินที่ตั้งค่าเป็น 4

ความผิดพลาด: /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260): (vopt-3373) ช่วงของการเลือกชิ้นส่วน [3:4] เป็น 'data_out' [3:0] จะถูกย้อนกลับ

# ** ข้อผิดพลาด (ระงับได้): .. /.. /ip/ed_sim/ed_sim_mem_0/altera_phylite_agent_191/sim/phylite_agent.sv(260): (vopt-2957) LSB 4 ของ part-select ใน 'data_out' อยู่นอกขอบเขต

ความละเอียด

ปัจจุบันยังไม่มีวิธีแก้ปัญหานี้ ความกว้างของพิน 4 หรือน้อยกว่าจะแสดงปัญหานี้ แต่ความกว้างพิน 5 จะใช้งานได้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA
เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
Intel® Arria® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้