ปัญหาสำคัญ
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 22.1 และใหม่กว่าสําหรับ Windows* การสร้างตัวอย่าง Arria® 10 FPGA EMIF IP จะล้มเหลวพร้อมข้อความแสดงข้อผิดพลาดต่อไปนี้:
"ข้อผิดพลาด: emif_0: เกิดข้อผิดพลาดขณะสร้างการออกแบบตัวอย่างการจําลอง ดูรายละเอียดที่ make_sim_design_errors.log"
"ข้อผิดพลาด: การสร้างชื่อการออกแบบ<ออกแบบตัวอย่าง>ล้มเหลว: ไดเรกทอรีการออกแบบ <example>"
"สร้างการออกแบบตัวอย่าง: เสร็จสมบูรณ์โดยมีข้อผิดพลาด"
ข้อผิดพลาดที่พบสามารถละเว้นได้อย่างปลอดภัยในระหว่างการจําลองการสร้างตัวอย่าง Intel® Arria® 10 EMIF IP ชุดไฟล์จําลองสําหรับซอฟต์แวร์ ModelSim-Altera® Edition และ Aldec® Riviera-PRO™ ถูกสร้างขึ้นและมีไฟล์การออกแบบที่เกี่ยวข้องเพื่อรันการจําลองสําเร็จ
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในเวอร์ชัน 23.1 ของซอฟต์แวร์ Quartus® Standard Edition