ID บทความ: 000092819 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 03/11/2022

ทําไม O-RAN Intel® FPGA IPให้ค่าที่ไม่ถูกต้องเมื่อมีการเปิดการบีบอัดข้อมูลทางกฎหมายของ Mu

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในเวอร์ชั่น O-RAN Intel® FPGA IP 1.8.0 และก่อนหน้า คุณอาจเห็นIntel FPGA IP O-RAN ให้ค่าที่ไม่ถูกต้องเมื่อเปิดใช้งานการบีบอัดข้อมูลทางกฎหมายMu

    เมื่อ IqWidth ที่บีบอัดและค่า PRB เดิมตรงกันตามด้านล่าง Intel FPGA IP O-RAN อาจสร้างค่าที่ไม่ถูกต้องของการบีบอัด PRB

    IqWidth 8: มูลค่า PRB เดิม0xFFC0
    IqWidth 9: มูลค่า PRB เดิม0xFFE0
    IqWidth 10: มูลค่า PRB เดิม0xFFF0
    IqWidth 11: มูลค่า PRB เดิม0xFFF8
    IqWidth 12: มูลค่า PRB เดิม0xFFFC
    IqWidth 13: มูลค่า PRB เดิม0xFFFE
    IqWidth 14: มูลค่า PRB เดิม0xFFFF

    ตัวอย่างเช่น ค่า PRB ดั้งเดิม "0xFFF8" จะถูกบีบอัดเป็น 11 บิตที่มีค่า comp Shift '0' และค่า PRB ที่บีบอัดจะถูกสร้างขึ้นอย่างไม่ถูกต้องเป็น 0 (0x0) ค่า PRB ที่บีบอัดที่ถูกต้องควรเป็น -1 (0x7FF)

    Intel® FPGA IPการบีบอัด Fronthaul มีปัญหาเดียวกัน

    ความละเอียด

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชั่น O-RAN Intel® FPGA IP 1.8.1 และ Fronthaul Compression Intel FPGA IP 1.0.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Arria® 10 FPGA และ SoC FPGA
    เอฟพีจีเอ Intel® Stratix® 10 DX
    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้