ID บทความ: 000092752 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 10/06/2025

ทําไมอุปกรณ์ FPGA Agilex™ 7 ไม่สามารถกําหนดค่าใหม่หลังจากนาฬิกาอ้างอิง F-tile System PLL มีการสูญเสียชั่วคราว

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.1 และรุ่นก่อนหน้า หากอุปกรณ์ FPGA F-tile System PLL ของคุณประสบปัญหาการเลิกผลิตหรือเงื่อนไขการสูญเสียชั่วคราว คุณอาจสังเกตเห็นว่าอุปกรณ์ FPGA Agilex™ 7 ล้มเหลวในการกําหนดค่าใหม่

Altera แนะนําให้คุณส่งนาฬิกาอ้างอิงที่มีเสถียรภาพตลอดขั้นตอนการออกแบบ เมื่อนาฬิกาอ้างอิงสําหรับ F-tile System PLL พร้อมใช้งาน

หากคุณไม่สามารถปฏิบัติตามสิ่งนี้ ได้ คุณต้องกําหนดค่าอุปกรณ์ใหม่

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ คุณควรลองกําหนดค่าอุปกรณ์ของคุณอีกครั้งหากการกําหนดค่าใหม่ของคุณล้มเหลว

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้