ID บทความ: 000092684 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 22/11/2023

สมการที่จะประมาณเวลาการกําหนดค่าเมื่อใช้โหมดปกติหรือโหมดหน้าและความกว้างข้อมูลแฟลช 32 ใน Intel® FPGA IP Parallel Flash Loader (PFL) คืออะไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Parallel Flash Loader
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใช้สมการต่อไปนี้เมื่อใช้โหมดปกติหรือโหมดหน้า และความกว้างข้อมูลแฟลช 32 ใน Intel® FPGA IP Parallel Flash Loader

    ความละเอียด

    Cflash=Caccess/4

    สมการอื่นๆ จะเหมือนกับสมการสําหรับความกว้างข้อมูลแฟลช 16 ภาพที่แสดงในตารางที่ 19 สมการโหมด FPP และ PS สําหรับตัวโหลดแฟลชแบบขนาน (PFL) ของ Parallel Flash Loader Intel® FPGA IP คู่มือผู้ใช้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Arria®
    Intel® Cyclone®
    ซีพีแอลดีและเอฟพีจีเอ Intel® MAX®
    Intel® Stratix®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้