คำอธิบาย
ใน Intel® Cyclone® 10 LP Core Fabric และรูปคู่มือ I/O อเนกประสงค์ 102 "FPP Configuration Timing Waveform" และรูปภาพ 104 "PS Configuration Timing Waveform" มีสเปค tST2CK หนึ่งนาทีสําหรับระยะเวลาตั้งแต่ nSTATUS จนถึงคุณจะได้รับขอบเพิ่มขึ้นครั้งแรกใน DCLK ซึ่งระบุว่า DCLK ต้องต่ําสําหรับระยะเวลาขั้นต่ํานั้น (tST2CK) ก่อนที่ nSTATUS จะสูง
ความละเอียด
ก่อนที่จะกําหนดค่า DCLK ไม่สามารถสลับจากระดับต่ําถึงสูงก่อนที่ nSTATUS จะสูง เมื่อ nSTATUS สูง DCLK ต้องคงระดับต่ําไว้ตามระยะเวลาขั้นต่ําที่กําหนดโดยข้อมูลจําเพาะ tST2CK
หาก DCLK อยู่ในสถานะสูงก่อนที่จะมี nSTATUS สูง ก็จะสามารถเปลี่ยนจากระดับสูงไปเป็นระดับต่ําได้ ตามข้อกําหนด tST2CK