คำอธิบาย
เมื่ออ่านค่าจากการลงทะเบียนความล่าช้าของพินคอลัมน์ IO ของอินเทอร์เฟซหน่วยความจําภายนอกIntel® Arria® IP 10 FPGAผ่านพอร์ตดีบักบนชิป คุณอาจได้รับค่าที่แตกต่างครั้งหนึ่งในไม่กี่ร้อยการอ่าน
ความละเอียด
ข้อมูลการทดลองแสดงให้เห็นว่าค่าไม่ถูกต้องอาจเกิดขึ้นได้ถึง 2% ของการอ่านในช่วงทั้งหมดของสภาพแวดล้อม
การแก้ปัญหานี้คือการอ่านเวลาลงทะเบียน N และเชื่อถือค่าเท่านั้นหากตัวอย่าง N ทั้งหมดตรงกัน - หากมีความไม่สอดคล้องกันคุณควรอ่านซ้ําในอีกรอบหนึ่ง ค่า N ควรเป็นไปตามความน่าเชื่อถือที่คาดการณ์ไว้ของการอ่าน