ID บทความ: 000092593 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 07/11/2022

ทําไมจึงมีข้อมูลที่ไม่ถูกต้องบนอินเทอร์เฟซrx_avsของIntel® FPGA IP Serial Lite IV บนอุปกรณ์ Intel® Agilex™ และอุปกรณ์ Intel® Stratix® 10

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 21.4 และก่อนหน้า คุณอาจเห็นข้อมูลที่ไม่ถูกต้องบนอินเทอร์เฟซrx_avsของ Serial Lite IV Intel® FPGA IPหากคุณรีเซ็ตIntel® FPGA IP Serial Lite IV ของพาร์ทเนอร์

     

    ด้านล่างเป็นตัวอย่างการตรวจจับรูปคลื่นสําหรับข้อมูลที่ไม่ถูกต้อง:

    1. rx_avs_dataจะสลับไปมา พร้อมข้อมูลแบบสุ่มบางส่วน
    2. rx_avs_validจะสลับ แต่ไม่ระบุ sop/eop เมื่อrx_avs_validสูง
    3. rx_link_upจะไปสูงด้วยข้อมูลสุ่มที่ไม่คาดคิดและตัวบ่งชี้ที่ถูกต้อง rx_errorแสดงข้อผิดพลาดของ PCS

    ความละเอียด

    ในการแก้ไขปัญหานี้ ให้ ดาวน์โหลด และ ติดตั้ง โปรแกรมแก้ไขต่อไปนี้:

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้